Verilog
Verificato
Significato di «Verilog»
Linguaggio di descrizione dell'hardware (HDL) creato da Phil Moorby e Prabhu Goel alla Gateway Design Automation nel 1984, con sintassi ispirata al C. Divenuto standard IEEE 1364 nel 1995, è usato per descrivere, simulare e sintetizzare circuiti a livello RTL.
Fonti: HDL, standard IEEE 1364. Fonti: standards.ieee.org/ieee/1364; en.wikipedia.org/wiki/Verilog. Verifica web 2026-08-03. · Verificato il 2026-08-03